मैकेनिकल और हाइड्रोलिक प्लग-इन संग्रहण वाल्व FD50-45

डायवर्टर वाल्व, जिसे स्पीड सिंक्रोनाइज़ेशन वाल्व के रूप में भी जाना जाता है, हाइड्रोलिक वाल्व में डायवर्टर वाल्व, संग्रहण वाल्व, वन-वे डायवर्टर वाल्व, वन-वे संग्रहण वाल्व और आनुपातिक डायवर्टर वाल्व का सामान्य नाम है। सिंक्रोनस वाल्व का उपयोग मुख्य रूप से डबल-सिलेंडर और मल्टी-सिलेंडर सिंक्रोनस कंट्रोल हाइड्रोलिक सिस्टम में किया जाता है। आमतौर पर, सिंक्रोनस गति का एहसास करने के लिए कई तरीके हैं, लेकिन शंट और कलेक्टर वाल्व-सिंक्रोनस वाल्व के साथ सिंक्रोनस नियंत्रण हाइड्रोलिक सिस्टम के कई फायदे हैं, जैसे सरल संरचना, कम लागत, आसान निर्माण और मजबूत विश्वसनीयता, इसलिए सिंक्रोनस वाल्व व्यापक रूप से लोकप्रिय हो गया है। हाइड्रोलिक प्रणाली में उपयोग किया जाता है। शंटिंग और कलेक्टिंग वाल्व का सिंक्रोनाइजेशन स्पीड सिंक्रोनाइजेशन है। जब दो या दो से अधिक सिलेंडर अलग-अलग भार सहन करते हैं, तो शंटिंग और संग्रहण वाल्व अभी भी अपने समकालिक आंदोलन को सुनिश्चित कर सकता है।

समारोह

डायवर्टर वाल्व का कार्य हाइड्रोलिक सिस्टम में एक ही तेल स्रोत से दो या दो से अधिक एक्चुएटर्स को समान प्रवाह (समान प्रवाह डायवर्जन) की आपूर्ति करना है, या एक निश्चित अनुपात के अनुसार दो एक्चुएटर्स को प्रवाह (आनुपातिक प्रवाह डायवर्जन) की आपूर्ति करना है। ताकि दोनों एक्चुएटर्स की गति समकालिक या आनुपातिक बनी रहे।

संग्रहण वाल्व का कार्य दो एक्चुएटर्स से समान प्रवाह या आनुपातिक तेल रिटर्न एकत्र करना है, ताकि उनके बीच गति सिंक्रनाइज़ेशन या आनुपातिक संबंध का एहसास हो सके। शंटिंग और कलेक्टिंग वाल्व में शंटिंग और कलेक्टिंग वाल्व दोनों के कार्य होते हैं।

समतुल्य डायवर्टर वाल्व के संरचनात्मक योजनाबद्ध आरेख को दो श्रृंखला दबाव कम करने वाले प्रवाह नियंत्रण वाल्वों के संयोजन के रूप में माना जा सकता है। वाल्व "प्रवाह-दबाव अंतर-बल" नकारात्मक प्रतिक्रिया को अपनाता है, और दो लोड प्रवाह Q1 और Q2 को क्रमशः संबंधित दबाव अंतर δ P1 और δ P2 में परिवर्तित करने के लिए प्राथमिक प्रवाह सेंसर के समान क्षेत्र के साथ दो निश्चित छिद्र 1 और 2 का उपयोग करता है। दबाव अंतर δ P1 और δ P2 दो लोड प्रवाह Q1 और Q2 का प्रतिनिधित्व करते हैं, उन्हें एक ही समय में सामान्य दबाव कम करने वाले वाल्व कोर 6 में वापस फीड किया जाता है, और दबाव कम करने वाले वाल्व कोर को Q1 और Q2 के आकार को समायोजित करने के लिए संचालित किया जाता है। वे बराबर हैं.